干式空心电抗器能够改善电力系统电能质量、提升电流稳定性，但在工作时漏磁较大，对周围环境造成不良影响。为解决电抗器漏磁过大的问题，国网河南省电力公司电力科学研究院、国网河南省电力公司、中国科学院应用超导重点实验室（中国科学院电工研究所）的徐铭铭、董轩、张凯、朱志芹、池腾，在年第2期《电气技术》上撰文，提出一种新型多单元串并联环形低漏磁电抗器拓扑结构，在进行原理分析的基础上，对试品分别进行工频耐压试验、温升试验、雷电冲击试验和最大短时电流试验，结果表明该试品性能达到了相关国家标准要求，能够应用于实际电网中。

干式空心电抗器具有质量轻、机械强度高、电感线性度好和噪声低等优点，在电力、冶金、化工和电气化铁道等领域获得广泛应用。普通空心电抗器在工作时，线圈外部的磁场呈轴对称分布在空气中，漏磁较大，成为变电站内电磁污染的主要来源。空心电抗器的强磁场不但对周围其他电气设备产生影响，而且对相关从业人员存在潜在的危害。为减少漏磁，有很多文献和专利提出采用铁磁材料或铝导电盘对空心电抗器的外侧和端部的漏磁场进行磁屏蔽或电磁屏蔽的技术方案。

上述采用磁屏蔽或电磁屏蔽抑制空心电抗器漏磁的方法虽然可以将空间磁污染抑制到可接受的水平，但是各种屏蔽方法均会导致空心电抗器运行损耗增加，以及引起电感参数的变化。如果空心电抗器不采用磁屏蔽方式也能产生比较低的漏磁，将具有十分积极的意义。

为了降低空心电抗器或储能线圈的空间漏磁，且不采用磁屏蔽的方式，通常采用以下两种方式：一种是采用多螺管平行排列方式，另一种是采用多螺管或线饼环形排列方式。尽管采用多螺管或线圈平行排列或者环形排列的电抗器都可以有效降低漏磁场，但是上述文献和专利中多个螺管或线饼都采用串联连接方式，这对于超导储能磁体应用是可行的，但是对于面向高压大电流电力应用的电抗器线圈却是很困难的。如果仅采用串联方式，环形电抗器组件的引出线距离很近，端口耐压难以提高，也不利于电抗器载流能力的提升。

为了解决上述问题，本文对提出的新型多单元串并联环形低漏磁电抗器的拓扑结构及工作原理等进行分析，并对在此基础上搭建的样机进行冲击特性和温度特性试验研究。

1多单元串并联低漏磁电抗器新型拓扑结构

考虑到高压大电流电力应用，提出多单元串并联环形低漏磁电抗器的新型拓扑结构。低漏磁电抗器由a×b个环形结构电抗器组件串联和（或）并联构成（a为串联组数，a=1,2,,…,n；b为并联组数，b=1,2,,…,n），每一个环形结构电抗器组件又由c×d个电抗器单元串联和并联构成（c为串联组数，c=1,2,,…,n；d为并联组数，d=2,4,6,…,2n），所述的多个电抗器单元以其中心轴线围绕成正多边形的封闭环；所述的环形结构电抗器组件，其串联支路内部c个电抗器单元的绕向相同，d个并联支路相邻的两并联支路中电抗器单元的绕向相反；电抗器单元可采用圆形/D形/跑道型的螺管结构或饼式结构制作；电抗器单元内部及单元之间需留有散热通道。

传统的圆形线圈结构占地面积较大，但线圈制作工艺简单，在环形超导储能磁体中获得了少量应用；D形线圈结构在核聚变环向磁体中获得了广泛应用，但制作工艺复杂；考虑到线圈占地面积和制作工艺等因素，提出基于跑道型线圈结构的环形低漏磁电抗器设计方法和制作工艺，可根据空间尺寸约束条件进行低漏磁电抗器的设计，具有较好的适应性。

14串2并环形低漏磁电抗器结构示意图如图1所示，由于环形低漏磁电抗器漏磁很小，三相电抗器排列可以非常紧凑，可以竖向排列到独立的柜体内，也可以水平排列，套装到断路器上。两种排列的三相低漏磁电抗器如图2所示。

图串2并环形低漏磁电抗器结构示意图2两种排列的三相低漏磁电抗器2低漏磁电抗器的优化设计

10kV/8kA/7mH低漏磁电抗器的绕组拟采用28组双饼线圈环形排列结构，由于电流较大，而电感较小，采用2并14串连接方式。为了对线圈进行优化设计，选取绕组直径r0、线圈单元内半径r1、外半径r2、高度h作为优化变量，最小单元间气隙d、线圈电感L作为约束变量，优化目标函数初步定为绕组的体积（外轮廓体积），线圈尺寸示意图如图所示。

图线圈尺寸示意图

通过初步的优化设计，得到绕组优化设计方案见表1。主要结构尺寸如图4所示。

表1电抗器绕组优化设计方案图4环形低漏磁电抗器线圈结构尺寸低漏磁电抗器测试

为了对优化设计的低漏磁电抗器性能进行验证，本文对试品进行了冲击试验和温升试验。图5所示为环形低漏磁电抗器现场测试图。

图5环形低漏磁电抗器现场测试

.1工频耐压试验（例行试验）

对低漏磁电抗器的工频耐压试验方法按JB/T的规定，试验时应在电抗器的绕组对地间施加电压。试验过程中，如果电压不突然下降、电流指示不摆动、没有放电声，则认为试验合格；如果有轻微放电声，在重复试验中消失，也视为试验合格；如果有较大的放电声，在重复试验中消失，需要寻找放电部位，然后采取必要措施，根据放电部位决定是否复试。

由于该电抗器的绝缘水平设计为42kV，因此本次试验设置持续时间为1min的5kV工频电压进行耐压试验。工频耐压试验结果如图6所示。

图6工频耐压试验结果

由图6可知，在施加1min的5kV电压过程中，电压不突然下降、电流指示不摆动、没有放电声，因此，该试品满足工频耐压试验的要求。

.2温升试验（型式试验）

温升是电抗器最重要的性能指标之一，如果温升太高，则对电抗器的绝缘材料提出更高的要求，会加速绝缘材料的老化从而失去绝缘性能。

通过对电抗器的两端施加不同大小的交流电压，会在电抗器中产生不同大小的交流电流，进而导致电抗器发热。

在环形低漏磁电抗器的不同位置安装五个铂电阻温度计，用以监测电抗器不同位置的温度变化情况，温度计在电抗器的位置分布如图7所示。其中PT-1放置在电抗器上表面边缘位置，PT-2放置在电抗器底部中心位置，PT-放置在电抗器内部中心位置，PT-4放置在电抗器上表面中心位置，PT-5放置在电抗器底部边缘位置。

图7温度计在电抗器的位置分布

温升试验是验证在工频电流为1.5倍额定电流的最大工作电流下，各部位温升是否符合JB/T的规定，并验证产品结构的合理性。不同电压等级条件下，每间隔0min记录的各温度计的温度变化折线图如图8所示。

由图8可知，电抗器中心位置温度变化最明显，电抗器上表面边缘位置温度变化最小。随着电压升高，流过电抗器的电流增大，温度升高速度加快，当电抗器两端的电压为V时，流过电抗器的电流为90A，此时，电抗器中心位置的温升为41℃，温升远小于JB/T规定的℃。因此，该样品的温升满足规定，可以长时间串入电路中，不会造成绝缘介质的热损坏。

图8不同电压等级下各温度计数据

.雷电冲击试验（型式试验）

如果全电压下所记录的电压和电流瞬变波形与降低电压下所记录的相应波形无明显差异，则绝缘雷电冲击试验合格；在分析示波图时，如果示波图之间的差异有疑问，则应再加三次全波电压的冲击波，或在该端子上重做全部冲击试验。雷电冲击试验方法按GB/T.4的规定。雷电冲击示波器数据如图9所示。

图9雷电冲击示波器数据

由图9可以看出，波前时间为1.4μs，峰值电压为?86.18kV，半峰值时间为29.μs。该电抗器的全电压下所记录的电压和电流瞬变波形与降低电压下所记录的波形无明显差异，因此绝缘雷电冲击试验合格。

.4最大短时电流试验（特殊试验）

低漏磁电抗器最大短时电流试验本质上是考量器件对某一电流持续时间内所产生的机械和热的损耗。图10所示为ms时间内流过电抗器试品的短时电流变化波形。

图10试品短时电流变化波形

由图10看出，低漏磁电抗器能承受峰值为A的最大短时电流的作用，而不产生任何机械和热的损伤，满足JB/T的规定。

4结论

本文提出了一种新型多单元串并联环形低漏磁电抗器的拓扑结构，并对其结构参数进行优化。通过进行试品试验验证了各参数均符合相关国家标准。具体结论如下：

1）1min的5kV工频电压作用下，电压未突然下降，电流指示无摆动，没有放电声，因此满足耐压试验要求。

2）当电抗器两端施加V电压，流过电抗器的电流为90A时，电抗器内部中心位置的温升为41℃，远低于国家标准规定的℃，因此适合长时间串入电网中。

）该电抗器试品最大能承受86.18kV的雷电冲击电压，而不会产生绝缘损坏现象。

4）该电抗器试品能够承受峰值为A的短时电流ms的持续作用，而不会产生机械和热损伤。

本文编自年第2期《电气技术》，论文标题为“低漏磁电抗器冲击特性和温度特性研究”，作者为徐铭铭、董轩等。本工作得到国网河南省电力公司科技项目的支持。

转载请注明:http://www.aideyishus.com/lkyy/7440.html